## 9日本国特許庁(JP)

10 特許出願公開

# 砂公開特許公報(A)

昭61 - 145838

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 昭和61年(1986)7月3日

H 01 L 21/60

6732-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

半導体素子の接続方法

创特 関 昭59-269219

会出 慶 昭59(1984)12月20日

危勢 明 者

徴 内 鉿 木

費 志 男 川崎市中原区上小田中1015番地 富士通株式会社内 悠 —

川崎市中原区上小田中1015番地 富士通株式会社内

砂発 明 老 砂出 願

富士通株式会社

川崎市中原区上小田中1015番旅

130代 理 弁理士 松岡 宏四郎

1.発明の名称

半導体素子の接続方法

2.特許請求の範囲

フリップチップタイプの半導体素子において設 煮子のパンプ部が半田ポールを除き耐熱性絶縁層 で被覆して形成してあり、抜パンプ部を絶縁基板 上にパ<u>ターン生成してある</u>革体回路のバンプ部に一 位置合わせし、加熱融着することを特徴とする半 導体袋屋の接続方法。

3.発明の詳細な説明

(産業上の利用分野)

本発明は端子電極相互間の絶縁を確保した半導 体素子の接続方法に関する。

情報処理装置の処理能力を向上するためIC.LSI などの半導体装置は単位素子の小形化と大容量化 が進められVLSIが実現しているが同時に実装方法 も改良されている。

すなわち従来の半導体装置はチップ係にハーメ チックシールを行うパッケージ構造をとり、この!

パッケージに設けられているリードピン或いはリ ードフレームをプリント配線差板に設けられてい るスルーホール孔に挿入するか、或いはパッド部 に溶着するなどにより装着する方法がとられてい た.

総し、今後の実装形態として複数個のLSI チッ プをセラミックからなる多層配線基板に搭載して USI-モジュールを作り、これを取替え単位として プリント配線基板に装着すると云う実装方法がと られようとしている。

この場合、LSI 敗いはVLSIなどの半導体チップ は嫡子数が膨大となるので、半田ポールを使用す るフリップチップ構造をとり、この半田ホール電 極端子をセラミック基板に予めパターン形成され ているバンプと位置合わせし、駐着する接続方法 がとられている。

この場合、半導体チップの半田ポール電極端子 とセラミック基板のパンプとは正確に接着してい ると共に相互のパンプ間の地様が確実に保持され ていることが必要条件となる。

#### (従来の技術)

第2図はフリップチップ構造をとる従来の半導体素子の装着構造を示すもので、シリコン (Si) などからなる半導体チップ 1 の周辺にはバンプ 2 と言われる端子電極が多数設けられており、この上に半田ボール 3 が加熱溶着されて電極端子が構成されており、一般に半田バンプ 4 と呼称されている。

一方、かかる半導体チップを装着するセラミック基板 5 は多くの場合多層配線構造をとり、チップ搭載位置には同様にパンプ 6 かパターン形成されている。

ここで半導体チップの配線パターンはアルミニウム(A1)のように半田付けが不可能な金属を用いて形成されている場合があり、このような場合にも半田溶着を可能とするためパンプは金(Au)/クローム(Cr)/ A1或いはAu/ 網(Cu)/Cr/A1のような多層構造をなして構成されている。

そして接合に当たってはセラミック基板 Sを加熱した状態で半導体チップ 1 との位置合わせを行

い、一定圧で加圧することより半田ポール 3 をセ ミミック基板 5 のパンプ 6 に寝暮している。

然し、半球体チップ1の大容量化が進行して撥成業子数が増加し、半田パンプ4の相互間隔が縮小すると溶着に当たって加圧変形した半田が隣接する半田パンプ4の半田と接近して地級不良を生じ易く、収率低下の原因となっている。

#### (発明が解決しようとする問題点)

以上設明したようにフリップチップタイプの半 選体素子は構成素子数が増加するに従って半田パンプ相互間の間隔が接近し、装着に際して短絡取 いは絶縁抵抗の低下を生じ、これにより収率が低 下するのが問題である。

#### (問題点を解決するための手段)

上記の問題はフリップチップタイプの半導体素子において検索子のバンプ部が半田ボールを除き耐熱性絶縁層で被覆して形成してあり、核バンプ部を絶縁基板上にパターン生成してある導体回路のバンプ部に位置合わせし、加熱融着することを特徴とする半導体装置の接続方法により解決する

ことができる。

#### (作用)

本発明は構成素子数の増大による半田バンプ相 互間の絶縁不良をこの間に絶縁層を設けることに より無くするものである。

第1図(A)は本発明を実施した半導体チップをセラミック基板5に溶着する前の状態を、また同図--(-B-) は溶着した後の状態を示している。---

すなわちポリイミド、二酸化珪素 (SiO 2) など耐熱性をもつ絶縁層 8 で半田パンプ相互間を埋めることにより、加熱融着の際における半田ボール3 の変形を規制し、これにより半田パンプ相互間の絶縁を確保するものである。

#### (実施例)

いま例を256 K ビットのダイナミック・ランダム・アクセスメモリにとるとAI配線パターン幅は約2 μ m 程度にまで縮小されたものが用いられており、半田パンプ(相互間のピッチは250 μ m 程度にまで縮小したものが用いられている。

ここでパンプ2は先に記したように例えばN1/C

r/Cu/Au の四層構造で形成してあり、厚さか0.6 μ = 程度に設起してパターン形成されており、そ の大きさは約50μ = 角である。

そしてこの上に直径が約100 u = の半田ボール 3 が融着される。

それ故にパンプ 2 相互間の距離は200 μ = 程度 にまで接近している。

---本発明は半田ポール-3-の間を耐熱性絶縁物によ-って埋めるものである。

#### 字族例1:

A1/Cr/Cu/Au からなる四層構成のパンプ 2 をパターン形成した後、半導体チップ 7 の全面に感光性ポリイミド(東レ、商品名フォトニス)をスピンコート法を用いて強布し、85~90 でで乾燥した後、紫外線露光と現像処理を行って半田ボール装着部を窓開けする。

そして135 ~400 せの温度でキュアを行った後、 従来と同様に半田ボール3をパンプ2に融着した。 このようにしてできた第1回(A)に示すよう な半速似チップ7を従来と同様に加熱したセラミ ック基板 5 に 「 置合わせし、 同図 (B) に示すように冷者したが半田パンプ 4 相互関の能録は完全であって半田ポール 3 による路録不良は費無であった。

#### 实施例2:

実施例1と同様にバンプ2を形成した後、半導体チップ7の全面に電子ピーム席者法により二酸化珪素(SiO 1)を需要し、この上にスピンコート法によりレジストの被覆を行った後、写真食類技術(ボトリソグラフィ)により半田ボール装着節を窓開けし、これにプラズマエッチングを行ってSiO 2 を窓開けした。

次にこの窓開け部に半田ボール3を置き、従来 のように溶着して第1図(A)に示すようなフリ ップチップタイプの半導体チップを作った。

これを用いて接着を行い、同図 (B) に示すような接合が得られたが、半田パンプ (相互間の題録は完全であり、半田ポール 3 による絶縁不良は 骨無であった。

(発明の効果)

以上記したように本発明の実施によりLSIより VLSIへと大容量化が進行して半田バンプ相互間の 距離が増小する場合でも半田の機方向への異常な 変形を抑制することができるので短絡不良を無く すことが可能となり、半導体チップ装着工程にお ける不良発生を無くすることができる。

### 4.図面の簡単な説明

第1図は本発明の実施法を説明する断面図で同図 (A) は溶着処理前の状態、同図 (B) は溶着処理後の状態、

第2図は従来の装着状態を示す断面図、 である。

図において、

7 は半導体チップ、 2.6 はパンプ、
3 は半田ボール、 4 は半田パンプ、
5 はセラミック基板、
である。

代理人 弁理士 松岡宏四郎



